癮觀點:怎么看CES中Intel、AMD的包水餃大亂鬥?

  • 时间:
  • 浏览:12
  • 来源:欧美三级_欧美三级2020电影观看_欧美三级电影大全

目前正在美國熱鬧上演的「年經」展會CES上,英特爾,AMD,NVidIA等廠商依舊正常能量釋放,公佈瞭很多讓人毫無驚喜感的「新」產品,實在讓筆者呵欠連連。但有些蛛絲馬跡,仍足以對各位科科野人獻曝,跟朋友聊天打屁時,不怕沒有炫耀自己看起來很厲害的「豆知識「和」冷數字」我們現在就來進行復習加減乘除的小學生算術時間在CPU市場包水餃的AMD硬科技:。AMD 7nm的制程CPU,GPU外科科們更該知道的事硬科技:AMD移除用瞭17年的整合式記憶體控制器AMD為何這么做CES 2019:AMD預覽Ryzen 3處理器7nm的鰭式場效應晶體管制程打造支援PCI-E4.0

AMD要在7nm的制程世代全面導入多晶片封裝(MCM,多芯片模塊)大玩「包水餃」遊戲,拜AMD自己「明示」和國外媒體爆料之所賜,早已不是公開的秘密現在看來產品線總體樣貌如下:伺服器,頂級桌機(最大64核心):8核心7nm的制程小芯片×8 + 1 8顆通道記憶體控制器的大型我/ O處理器高階桌機(最大16核心):8核心7nm的制程小芯片×2 + 1顆2通道記憶體控制器的小型I / O處理器一般桌機(最大8核心):8核心為7nm制程小芯片X 1 + 1顆2通道記憶體控制器的小型I / O處理器APU(最大8核心,20 CU / 1280 SP):8核心7nm的制程小芯片×20 CU的維加或導航繪圖核心+ 1顆2通道記憶體控制器的小型I / O處理器

AMD選擇這樣「包在一起」,不外乎以下原因:增加彈性:相同的8核小芯片可應用在不同的產品線上避免風險:。在嶄新的臺積電7納米制程上實做I / O和記憶體控制器有其風險縮短時:研發資源集中全力在CPU核心的部份,I / O則大量沿用現有設計降低成本:臺積電7海裡的報價可能非常非常的貴確保產能:別忘瞭,畢竟臺積電7nm的還有一傢叫做蘋果的大客戶。

所以我們可以開始算術瞭。既然AMD自己明講,I / O處理器沿用現有全球鑄造的14nm以下制程,那也可以輕易推算出那顆I / O處理器的面積。

原本14nm以下制程8核小芯片的芯片尺寸:213m㎡,4核心CPU的復雜的模具尺寸:44m㎡,所以I / O相關的部分就是213 - (44×2)=125m㎡

國外媒體的實際測量是122.63m㎡,考慮到電路設計會因移除CPU部份再進行一些最佳化,這其實很合理,增加的PCIe 4.0會造成多少影響就不得而知瞭。

接著,那EPYC和Threadripper也不難推算,就125平方毫米直接乘以四倍得到大約500m㎡,剛剛好接近7nm的制程小芯片的80.80m㎡的六倍出頭,完全符合實際產品照片呈現的比例,這對全球鑄造來說,應該算是蠻補的訂單。

新制程,舊架構,拼成本的AMD GPUCES 2019:AMD的Radeon VII發表首款7nm的鰭式場效應晶體管制程顯示卡售價699美金CES 2019:面對NVidIA RTX 2080 ,AMD以便宜100美金的7nm的VEGA的的Radeon VII迎擊

筆者之前曾寫過一段話:

「歷史的教訓證明,當NVidIA的GPU開始「肥大化」,AMD卻因削減成本走向精簡功能,縮小現有產品的保守路線,後者反而會撿到發動反擊的契機,過去R300和RV770就是很好的例證,如果為7nm制程的維加出現夠小,夠便宜,夠省電的消費級版本,倒是蠻令人感到期待,假若真的有的話。」

結果AMD還真的這樣幹瞭,還把CU數量從64個削減到60個,但加倍ROP,HBM記憶體的容量和匯流排寬度,激增運作時脈到1.8GHz的,擺明要用「最佳化」的維加去挑戰NVidIA RTX 2080目前坊間也在謠傳下一世代的導航,也會從40 CU等級的中階產品切入市場,各位科科可以好期待昔日RV770的榮光是否將在2019重現。

的big.LITTLE和DynamIQ不是大核小核湊一盤這么簡單

硬科技:英特爾架構日用一張圖回顧15年來的英特爾歷史結果,CES 2019:英特爾代號「級聯湖」的至強系列可擴充式處理器上半年出貨發表AI運算用處理器與車載處理器資訊點擊CES 2019:英特爾推出更多第9代酷睿i系列桌機處理器,10納米制程「冰湖」進入量產點擊CES 2019:英特爾發表代號「萊克菲爾德」處理器導入10nm的制程,大小核配置著重電力續航表現

1顆大核+ 4顆小核=?

筆者認為英特爾的想法「母雞蚌」,但讓大核小核一起快快樂樂工作,並不是單純用先進封裝湊在一起就功圓滿,軟體層面的問題才是真正的大麻煩,看在過去10餘年來英特爾那無往而不失敗的「86義和團」,筆者也不知道能講啥,隻能說祝英特爾好運,希望微軟和谷歌會願意買單。